

Cognome e Nome	
Matricola	
Data	21 Gennaio 2025

Prova Scritta di Elettronica Digitale

21 Gennaio 2025

i transistori $L=L_{MIN}$. Si riportino negli spazi bianchi l'espressione analitica ed il valore numerico dei risultati.

Si consideri una tecnologia CMOS i cui *gate* devono avere tempi di salita e discesa simmetrici e per la quale sono note le conducibilità intrinseche dei transistori *n*-MOS e *p*-MOS $\beta'_n=600\mu A/V^2$ e $\beta'_p=400\mu A/V^2$, la capacità di *gate* del transistor a dimensionamento minimo $C_{M1}=0.75fF$ ed il *parasitic effort* $p_{inv}=0.75$ dell'invertitore. La tensione di soglia per i transistori *n*-MOS e *p*-MOS vale in modulo $V_T=0.35V$ e la tensione di alimentazione è $V_{DD}=1.5V$.

In riferimento a tale tecnologia si consideri un NOR a 3 ingressi che pilota direttamente una linea di trasmissione praticamente senza perdite caratterizzata da una capacità per unità di lunghezza $c=7fF/\mu m$ e da un'induttanza per unità di lunghezza $l=280pH/\mu m$. La lunghezza della linea è $Len=1.50\mu m$ e la capacità di carico a valle della linea è molto minore rispetto a quella della linea stessa.

In relazione al circuito in oggetto si risponda ai seguenti quesiti:

- 1) (Punti 12) Supponendo che i transistori nel *pull-down* del NOR abbiano dimensionamento $S_{n,nor}=4$, Sfruttando la stima della resistenza di *gate* fornita dalla metodologia del *logical effort*, si calcoli la resistenza R_{nor} del NOR ai fini del pilotaggio della linea di trasmissione. Si calcolino inoltre il coefficiente di riflessione ρ_S e ρ_L rispettivamente alla sorgente ed al carico, e la tensione V_{s0} che il *gate* NOR riesce ad iniettare in linea a fronte di una commutazione di salita dell'uscita del *gate*.

2) (Punti 8) Si calcoli il tempo di assestamento t_{stl} al 10% a valle della linea per una transizione di salita dell'uscita del NOR.

3) (Punti 10) Si proponga una modifica del circuito che, senza modificare la capacità di ingresso, riesca a pilotare la linea in modo da minimizzarne il tempo di assestamento. Si indichi chiaramente quali *gate* si intendono aggiungere, in quale punto del circuito e si determinino i dimensionamenti dei *gate*. Si calcoli inoltre il ritardo complessivo del circuito dagli ingressi all'uscita della linea.

Soluzione della Prova Scritta di Elettronica Digitale

21 Gennaio 2025

1) La impedenza caratteristica della linea è $z_0 = \sqrt{L/C} = 200\Omega$ ed il tempo di volo vale $t_{fl} = L_{en} \sqrt{L/C} = 210\text{ps}$. La resistenza equivalente del gate NOR per la transizione di salita può essere calcolata come

$$R_{nor} = \frac{2F(V_{T0}/V_{DD})}{2.3 S_{n,nor} \beta'_n V_{DD}} = 515\Omega$$

dove si è tenuto conto del fatto che la resistenza equivalente del driver ai fini del pilotaggio della linea vale ($R_{LE}/2.3$), indicando con R_{LE} la resistenza equivalente per il metodo del *logical effort*. Il coefficiente di riflessione alla sorgente vale quindi

$$\rho_S = \frac{R_{nor} - z_0}{R_{nor} + z_0} = 0.441$$

mentre la tensione che il gate NOR riesce ad iniettare in linea alla commutazione di salita vale:

$$V_{s0} = \left[\frac{z_0}{R_{nor} + z_0} \right] V_{DD} \simeq 0.419 V$$

mentre il coefficiente di riflessione al carico vale $\rho_L \simeq 1$.

2) L'analisi al punto precedente indica che il gate NOR è poco conduttivo per il pilotaggio di una linea con $z_0 = 200\Omega$. Infatti, il gate riesce ad iniettare in linea solo una piccola frazione di V_{DD} alla commutazione di salita, ed inoltre produce un coefficiente di riflessione alla sorgente grande in modulo e positivo, che si traduce in ampie riflessioni alla sorgente.

La tensione al carico agli istanti $t = t_{fl} + 2nt_{fl}$ (con $n=0, 1, 2, 3, \dots$) può essere espressa come

$$\begin{aligned} V_L(t_{fl}) &= (1 + \rho_L) V_{s0} \simeq 0.838V & V_L(3t_{fl}) &= V_L(t_{fl}) + (1 + \rho_L)\rho_L\rho_S V_{s0} \simeq 1.21V \\ V_L(5t_{fl}) &= V_L(3t_{fl}) + (1 + \rho_L)(\rho_L\rho_S)^2 V_{s0} \simeq 1.37V & V_L(7t_{fl}) &= V_L(5t_{fl}) + (1 + \rho_L)(\rho_L\rho_S)^3 V_{s0} \simeq 1.44V \end{aligned}$$

La tensione V_L è una funzione monotona crescente del tempo e possiamo quindi calcolare il tempo di assestamento t_{stl} come l'istante che corrisponde ad una tensione V_L maggiore di $0.9V_{DD} = 1.35 V$. Abbiamo pertanto $t_{stl} = 5t_{fl} = 1.05 \text{ ns}$.

3) Per pilotare la linea in modo da minimizzare il tempo di assestamento t_{stl} è opportuno pilotarla con un invertitore (che chiameremo B1) dimensionato affinché abbia una resistenza equivalente pari a z_0 . A tal fine imponiamo

$$R_{B1} = \frac{2F(V_{T0}/V_{DD})}{2.3 \cdot S_{B1} \beta'_n V_{DD}} = z_0$$

dove S_{B1} è il dimensionamento del transistor n-MOS dell'invertitore B1. Dalla precedente relazione otteniamo $S_{B1} = 10.3$. Prendiamo come valore intero $S_{B1} = 10$ a cui corrisponde una capacità di ingresso $C_{B1} = 18.7 \text{ fF}$.

Nel nuovo circuito il tempo di assestamento della linea è pari a t_{fl} ed il ritardo complessivo risulta pari al ritardo con cui il NOR pilota l'invertitore, più un tempo di volo. Otteniamo quindi

$$t_p = t_{p0} (g_{nor} C_{B1}/C_{nor} + p_{nor}) + t_{fl}$$

I parametri del gate NOR sono

$$g_{nor} = \frac{1 + 3\varepsilon}{1 + \varepsilon} = 2.2 \quad p_{nor} = 3p_{inv} = 2.25 \quad C_{nor} = (1 + 3\varepsilon) S_{n,nor} C_{M1} = 16.5 \text{ fF}$$

ed il ritardo caratteristico della tecnologia pari è pari a $t_{p0} = (R_{inv1} C_{inv1}) = 10.81 \text{ ps}$, con

$$R_{inv} = \frac{2F(V_{T0}/V_{DD})}{2.3 \cdot S_{B1} \beta'_n V_{DD}} = 4.74 \text{ k}\Omega \quad C_{inv} = (1 + \varepsilon) C_{M1} = 1.875 \text{ fF}$$

Sostituendo i valori numerici otteniamo $t_p \simeq 252 \text{ ps}$.